中国财经之窗 - 财经信息聚合平台
中国财经之窗

TSMCCoWoS技术的具体实现方法

栏目:财经    来源:IT之家    作者:张璠    发布时间:2021-08-23 15:27   阅读量:18836   

据外媒Wccftech报道,TSMC最近几天公布了CoWoS封装技术路线图,并宣布第五代CoWoS技术已经应用并量产,可在基板上封装8个HBM2e缓存,总容量128GB。

TSMC的这项技术已经发展了很多年CoW是指在衬底上封装硅片,而WoW是指在基板上层压另一个基板

官方表示,第五代技术的晶体管数量是第三代技术的20倍新的封装技术将夹层面积增加了3倍,采用了全新的TSV解决方案和更粗的铜连接线目前,该技术已用于制造AMD MI200阿鲁迪巴专业计算卡,其中封装了两个GPU内核和八个HBM2e缓存

根据路线图,TSMC第六代CoWoS封装技术预计将于2023年推出它还在基板上封装了两个计算内核,并且可以在板上搭载多达12个HBM缓存芯片

TSMC还表示,新技术还采用了更好的导热方式第五代技术采用金属导热材料,热阻降低到上一代的0.15倍,有利于这类高性能芯片的散热

IT之家了解到,AMD在7月底透露,搭载CDNA 2架构的本能MI200 Alderbaran计算卡已经发货交付该产品拥有多达256个计算单元,总共16,384个流处理器和16个SE着色器单元

TSMC CoWoS技术的具体实现方法:

以下是TSMC考沃斯技术的详细描述:

官方数据显示,2022年将推出5nm,3nm工艺的芯片,芯片间互连线间距将从9微米逐渐减小到0.9微米,预计2035年前实现。

热搜:技术   
免责声明:该文章系本站转载,旨在为读者提供更多信息资讯。所涉内容不构成投资、消费建议,仅供读者参考。
TSMCCoWoS技术的具体实现方法